

HySim : A Hybrid Software /Hardware Simulation Framework for Early Architectural Exploration of Chip Multiprocessors	العنوان:
Hroub, Ayman Ali Mohammad	المؤلف الرئيسي:
El Rabaa, Muhammad(Advisor)	مؤلفين آخرين:
2015	التاريخ الميلادي:
الظهران	موقع:
1 - 253	الصفحات:
775226	رقم MD:
رسائل جامعية	نوع المحتوى:
English	اللغة:
رسالة دكتوراه	الدرجة العلمية:
جامعة الملك فهد للبترول والمعادن	الجامعة:
عمادة الدراسات العليا	الكلية:
السعودية	الدولة:
Dissertations	قواعد المعلومات:
هندسة الحاسب الآلي، البرمجيات، هايسم، محاكاة الحاسب الآلي	مواضيع:
https://search.mandumah.com/Record/775226	رابط:

ABSTRACT

Full Name: Ayman Ali Mohammad Hroub

Thesis Title: HySim: A Hybrid Software/Hardware Simulation Framework for Early Architectural Exploration of Chip Multiprocessors

Major Field: Computer Science and Engineering

Date of Degree: December, 2015

Simulation is the de facto tool for computer architecture performance evaluation. It implies modeling the events of interest in the intended architecture to be evaluated. Traditionally, software simulators have been used. Although such simulators are inexpensive and flexible, they lack the required speed, especially for cycle-accurate models. In the multicore era, processors became much more complex. They comprise large number of cores, complex memory hierarchies, and complex interconnection networks. Thus, the design space to be explored became much larger. Moreover, this kind of architecture has a voluminous number of concurrent events. Therefore, there is a crucial need for a very fast simulator even if it sacrifices degree of accuracy. In the early stages, the goal is to compare different architectures rather than to have accurate performance numbers. In this dissertation, we propose HySim, a hybrid software/hardware simulation framework for early architectural exploration of chip multiprocessors. It exploits the flexibility of software and the massive parallelism offered

by the FPGAs. HySim is a two phase simulation framework. In the first phase, the application is natively executed under Intel pin tool. The output of this phase is the application's execution trace. In the second phase, this trace is fed into an FPGA-based timing model to perform timing simulation. As it is well known, the trace size is very large to store, especially on FPGAs because they have limited storage resources. Therefore, this trace is compressed on-the-fly into an executable format that can be executed by the timing model. Thus, the contribution in this dissertation is twofold: (1) an efficient trace compression technique with a compression ratio of up to 2987.9, (2) a very fast simulation framework. HySim has been validated against real hardware using a subset of SPLASH-2 and PARSEC benchmarks. The simulation results showed that HySim speed is up to 2204.257 MIPS with 14% average absolute error relative to real hardware execution time.

ملخص الرسالة

الاسم الكامل: أيمن علي محمد حروب.
عنوان الرسالة: هايسم: إطار محاكاة هجين من البرمجيات و العتاديات المادية للاستكشاف المبكر لبنية الرقائق متعددة المعالجات.
التخصص: علوم و هندسة الحاسب الآلي.
تاريخ الدرجة العلمية: كانون الأول، 2015.

محاكاة بنية الحاسب الآلي هي الأداة الفعلية لتقييم أداء الحاسب. تتضمن المحاكاة بناء نموذج لمركبات الحاسب ذات التأثير على الأداء. لقد دأب الباحثون على استخدام المحاكيات البرمجية و ذلك بسبب مرونتها و سهولة بنائها و انخفاض تكلفتها. ولكن في المقابل تتصف هذه المحاكيات بالبطء الشديد و خصوصاً في حالة النماذج الدقيقة جداً. لقد ازدادت المعالجات تعقيداً و خاصة في حقبة المعالجات متعددة الأنوية، فلقد أصبح المعالج يتكون من عدد كبير من الأنوية التي تربطها شبكة معقدة و ازداد هرم الذاكرة تعقيداً. لذلك فإنه يتعين على الباحث أن يستكشف عدداً هائلاً من خيارات التصميم لاختيار التصميم الأفضل أداءً. علاوةً على ذلك، فإن المعالجات متعددة الأنوية تحتوي على عدد كبير من الأحداث المتوازية. لذلك أصبح إيجاد وسيلة محاكاة تتسم بسرعة كبيرة حاجة ملحة حتى لو كان ذلك على حساب شيء من دقة المحاكى من أجل تسريع المحاكاة. في مراحل التصميم الأولى يكون اهتمام المصمم بمقارنة خيارات التصميم المختلفة مع بعضها و استبعاد الخيارات غير المجدية أكثر من اهتمامه في الحصول على نتائج أداء متناهية الدقة. في هذه الأطروحة نقترح هايسم الذي هو عبارة عن إطار محاكاة هجين يتكون من البرمجيات و العتاديات المادية للاستكشاف المبكر لأداء الرقائق متعددة المعالجات. هايسم يستغل التوازي الناعم و الخشن الذي توفره أجهزة الـ (FPGAs). المحاكاة في هايسم تتم على مرحلتين: المرحلة الأولى تتضمن تنفيذ التطبيق على المعالج الأم تحت أداة (pin). نتيجة هذه المرحلة هي تتبع لتنفيذ التطبيق. في المرحلة الثانية يتم تسليم تتبع التطبيق لنموذج التوقيت المبني على الـ (FPGA).

نظراً لأن حجم تتبع التنفيذ كبير جداً و يتعذر تخزينه خاصةً على الـ (FPGA) التي تمتلك مساحات تخزين محدودة قمنا بتطوير تقنية لضغط هذا التتبع و تقليص حجمه بحيث يتحول إلى شكل قابل للتنفيذ يمكن فهمه من قبل نموذج التوقيت. لذا فإن الابتكار في هذه الأطروحة ذو شقين: الشق الأول تقنية ضغط فعالة لضغط تتبعات التنفيذ حيث أصبح حجم التتبع المضغوط أصغر من حجمه الأصلي بـ 2987.9 مرة في أحسن الأحوال. الشق الثاني يتضمن إطار محاكاة سريع جداً. لقد تم التحقق من دقة هايسم من خلال مقارنته بعنديات مادية حقيقية باستخدام مجموعة من تطبيقات (SPLASH-2 and PARSEC). أظهرت النتائج أن سرعة هايسم قد تصل إلى 2204.257 مليون تعليمة في الثانية و أن معدل نسبة الخطأ المطلق حوالي 14% مقارنةً مع العنديات المادية الحقيقية.

HySim : A Hybrid Software /Hardware Simulation Framework for Early Architectural Exploration of Chip Multiprocessors	العنوان:
Hroub, Ayman Ali Mohammad	المؤلف الرئيسي:
El Rabaa, Muhammad(Advisor)	مؤلفين آخرين:
2015	التاريخ الميلادي:
الظهران	موقع:
1 - 253	الصفحات:
775226	رقم MD:
رسائل جامعية	نوع المحتوى:
English	اللغة:
رسالة دكتوراه	الدرجة العلمية:
جامعة الملك فهد للبترول والمعادن	الجامعة:
عمادة الدراسات العليا	الكلية:
السعودية	الدولة:
Dissertations	قواعد المعلومات:
هندسة الحاسب الآلي، البرمجيات، هايسم، محاكاة الحاسب الآلي	مواضيع:
https://search.mandumah.com/Record/775226	رابط:

ABSTRACT

Full Name: Ayman Ali Mohammad Hroub

Thesis Title: HySim: A Hybrid Software/Hardware Simulation Framework for
Early Architectural Exploration of Chip Multiprocessors

Major Field: Computer Science and Engineering

Date of Degree: December, 2015

Simulation is the de facto tool for computer architecture performance evaluation. It implies modeling the events of interest in the intended architecture to be evaluated. Traditionally, software simulators have been used. Although such simulators are inexpensive and flexible, they lack the required speed, especially for cycle-accurate models. In the multicore era, processors became much more complex. They comprise large number of cores, complex memory hierarchies, and complex interconnection networks. Thus, the design space to be explored became much larger. Moreover, this kind of architecture has a voluminous number of concurrent events. Therefore, there is a crucial need for a very fast simulator even if it sacrifices degree of accuracy. In the early stages, the goal is to compare different architectures rather than to have accurate performance numbers. In this dissertation, we propose HySim, a hybrid software/hardware simulation framework for early architectural exploration of chip multiprocessors. It exploits the flexibility of software and the massive parallelism offered

by the FPGAs. HySim is a two phase simulation framework. In the first phase, the application is natively executed under Intel pin tool. The output of this phase is the application's execution trace. In the second phase, this trace is fed into an FPGA-based timing model to perform timing simulation. As it is well known, the trace size is very large to store, especially on FPGAs because they have limited storage resources. Therefore, this trace is compressed on-the-fly into an executable format that can be executed by the timing model. Thus, the contribution in this dissertation is twofold: (1) an efficient trace compression technique with a compression ratio of up to 2987.9, (2) a very fast simulation framework. HySim has been validated against real hardware using a subset of SPLASH-2 and PARSEC benchmarks. The simulation results showed that HySim speed is up to 2204.257 MIPS with 14% average absolute error relative to real hardware execution time.

ملخص الرسالة

الاسم الكامل: أيمن علي محمد حروب.
عنوان الرسالة: هايسم: إطار محاكاة هجين من البرمجيات و العتاديات المادية للاستكشاف المبكر لبنية الرقائق متعددة المعالجات.
التخصص: علوم و هندسة الحاسب الآلي.
تاريخ الدرجة العلمية: كانون الأول، 2015.

محاكاة بنية الحاسب الآلي هي الأداة الفعلية لتقييم أداء الحاسب. تتضمن المحاكاة بناء نموذج لمركبات الحاسب ذات التأثير على الأداء. لقد دأب الباحثون على استخدام المحاكيات البرمجية و ذلك بسبب مرونتها و سهولة بنائها و انخفاض تكلفتها. ولكن في المقابل تتصف هذه المحاكيات بالبطء الشديد و خصوصاً في حالة النماذج الدقيقة جداً. لقد ازدادت المعالجات تعقيداً و خاصة في حقبة المعالجات متعددة الأنوية، فلقد أصبح المعالج يتكون من عدد كبير من الأنوية التي تربطها شبكة معقدة و ازداد هرم الذاكرة تعقيداً. لذلك فإنه يتعين على الباحث أن يستكشف عدداً هائلاً من خيارات التصميم لاختيار التصميم الأفضل أداءً. علاوةً على ذلك، فإن المعالجات متعددة الأنوية تحتوي على عدد كبير من الأحداث المتوازية. لذلك أصبح إيجاد وسيلة محاكاة تتسم بسرعة كبيرة حاجة ملحة حتى لو كان ذلك على حساب شيء من دقة المحاكى من أجل تسريع المحاكاة. في مراحل التصميم الأولى يكون اهتمام المصمم بمقارنة خيارات التصميم المختلفة مع بعضها و استبعاد الخيارات غير المجدية أكثر من اهتمامه في الحصول على نتائج أداء متناهية الدقة. في هذه الأطروحة نقترح هايسم الذي هو عبارة عن إطار محاكاة هجين يتكون من البرمجيات و العتاديات المادية للاستكشاف المبكر لأداء الرقائق متعددة المعالجات. هايسم يستغل التوازي الناعم و الخشن الذي توفره أجهزة الـ (FPGAs). المحاكاة في هايسم تتم على مرحلتين: المرحلة الأولى تتضمن تنفيذ التطبيق على المعالج الأم تحت أداة (pin). نتيجة هذه المرحلة هي تتبع لتنفيذ التطبيق. في المرحلة الثانية يتم تسليم تتبع التطبيق لنموذج التوقيت المبني على الـ (FPGA).

نظراً لأن حجم تتبع التنفيذ كبير جداً و يتعذر تخزينه خاصةً على الـ (FPGA) التي تمتلك مساحات تخزين محدودة قمنا بتطوير تقنية لضغط هذا التتبع و تقليص حجمه بحيث يتحول إلى شكل قابل للتنفيذ يمكن فهمه من قبل نموذج التوقيت. لذا فإن الابتكار في هذه الأطروحة ذو شقين: الشق الأول تقنية ضغط فعالة لضغط تتبعات التنفيذ حيث أصبح حجم التتبع المضغوط أصغر من حجمه الأصلي بـ 2987.9 مرة في أحسن الأحوال. الشق الثاني يتضمن إطار محاكاة سريع جداً. لقد تم التحقق من دقة هايسم من خلال مقارنته بعنديات مادية حقيقية باستخدام مجموعة من تطبيقات (SPLASH-2 and PARSEC). أظهرت النتائج أن سرعة هايسم قد تصل إلى 2204.257 مليون تعليمة في الثانية و أن معدل نسبة الخطأ المطلق حوالي 14% مقارنةً مع العنديات المادية الحقيقية.